PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-175631

(43) Date of publication of application: 14.07.1995

(51)Int.CI.

GO6F 7/00

GO6F 7/38

GO6F 15/78

(21)Application number: 05-343751

(71)Applicant: DAINIPPON PRINTING CO LTD

(22)Date of filing:

16.12.1993


(72)Inventor: OKAMOTO TAKAHIRO

(54) ARITHMETIC PROCESSOR

(57)Abstract:

PURPOSE: To make a CPU faster in operating speed and smaller in size.

CONSTITUTION: A computing element configuration information is prepared in addition to instructions and data in an object program inside an external memory 200. The instructions are distributed to an instruction decoder 20, the data are distributed to a register file 40 and the computing element configuration information is distributed to a reloadable memory 80 respectively by a bus interface 10 inside a CPU 300. The plural basic computing elements prepared inside a basic arithmetic unit 50 are fixed but a dedicated computing element constituted inside a dedicated arithmetic unit 70 is changed corresponding to the computing element configuration information inside the memory 80. In the applied instruction, the arithmetic capable of execution by the dedicated computing element is performed by the dedicated computing element.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-175631


(43)公開日 平成7年(1995)7月14日

(51) Int.Cl. ⁶ G 0 6 F	7/00	識別記号		庁内整理番号	FΙ			1	技術表示箇所	
GUOF	7/00 7/38 15/78		510	z	9188-5B					
				G		G06F	7/ 00			
									S	
						審査請求	未請求	請求項の数2	FD	(全 7 頁)
(21)出願番号		特顯平5-343751			(71)出顧人	000002897				
							大日本日	印刷株式会社		
(22)出顧日		平成5年(1993)12月16日					所宿区市谷加賀區	11—1	11番1号	
						(72)発明者				
								所宿区市谷加賀區	几一丁	11番1号
								印刷株式会社内		
						(74)代理人	弁理士	志村 浩		
						1				

(54) 【発明の名称】 演算処理装置

(57) 【要約】

【目的】 CPUをより高速化し、より小型化する。 【構成】 外部メモリ200内のオブジェクトプログラムには、命令、データの他に、演算器構成情報を用意する。CPU300内部では、バスインターフェイス10によって、命令は命令デコーダ20に、データはレジスタファイル40に、演算器構成情報は書き換え可能なメモリ80に、それぞれ分配される。基本演算ユニット50内に用意された複数の基本演算器は固定のものであるが、専用演算コニット70内に構成される専用演算器は、メモリ80内の演算器構成情報によって変化する。与えられた命令のうち、専用演算器で実行できる演算は専用演算器で行う。



1

【特許請求の範囲】

【請求項1】 外部メモリとの間で情報の受け渡しを行うインターフェイスと、

前記インターフェイスに対して、前記外部メモリ内のア ドレス指定を行うプログラムカウンタと、

前記インターフェイスを介して外部から与えられた命令 をデコードする命令デコーダと、

前記命令の実行に必要な予め定められた所定の基本演算を行う演算器からなる基本演算ユニットと、

前記インターフェイスを介して外部から与えられたデー 10 タおよび前記基本演算ユニットによる演算で得られたデ ータを保持するレジスタと、

前記命令デコーダにおけるデコード結果に基づいて、前 記基本演算ユニットに所定の演算を実行させる制御を行 うとともに、前記プログラムカウンタによるアドレス指 定を更新する制御を行う制御部と、

を備える演算処理装置において、

前記インターフェイスを介して外部から与えられた所定 の演算器構成情報を保持する書き換え可能なメモリと、 前記書き換え可能なメモリ内の演算器構成情報に応じ て、所定の専用演算を行う演算器を構成することができ る専用演算ユニットと、

を設け、前記所定の専用演算については、前記基本演算 ユニットに代えて前記専用演算ユニットを用いて演算を 実行できるように構成したことを特徴とする演算処理装 置。

【請求項2】 請求項1に記載の演算処理装置において、

書き換え可能なメモリとしてRAMを、専用演算ユニットとしてFPGAを、それぞれ用い、前記RAM内のビットパターンによって前記FPGAの配線パターンを定義できるように構成したことを特徴とする演算処理装置

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は演算処理装置、特に、C PUと呼ばれているコンピュータの中枢として用いられ る演算処理装置に関する。

[0002]

【従来の技術】一般にCPUと呼ばれている演算処理装 40 置は、コンピュータの中枢をなす装置であり、オブジェクトプログラムを直接実行する機能を有する。通常、CPUは、バスを介して外部メモリとの接続を行うインターフェイスと、外部メモリ内に格納されたオブジェクトプログラムのアドレスを示すプログラムカウンタと、オブジェクトプログラム内の命令をデコードする命令デコーダと、デコードされた命令に基づいて基本的な演算を行う基本演算ユニットと、データを一時的に保存するレジスタと、命令の実行を制御する制御部と、を有し、これらの各構成要素は、通常、1チップに内蔵される。基 50

本演算ユニットは、加算、減算、論理和演算、論理積減 算、シフト演算、などの基本的な演算を行う複数の演算 器から構成されており、オブジェクトプログラムとして 与えられた命令は、これらの基本演算の組み合わせによ って実行されることになる。

[0003]

【発明が解決しようとする課題】コンピュータの中枢をなすCPUの動作クロック周波数は年々高速化されてきており、今後もCPUの動作速度は益々高速化されることが予想される。また、半導体集積回路の集積度も年々向上してきており、CPUは益々小型化してゆくものと期待されている。しかしながら、これらの技術革新が遅いと思われるほど、コンピュータに対する高速化、小型化への要請は高まってきている。すなわち、同じクロックを用いてもより高速に動作するCPUが望まれてきており、同じ集積度の半導体回路を用いてもより小型化が可能なCPUが望まれてきている。

【0004】そこで本発明は、更に高速化を図ることができ、更に小型化を図ることができる演算処理装置を提20 供することを目的とする。

[0005]

【課題を解決するための手段】

本願第1の発明は、外部メモリとの間で情報の受 け渡しを行うインターフェイスと、このインターフェイ スに対して、外部メモリ内のアドレス指定を行うプログ ラムカウンタと、インターフェイスを介して外部から与 えられた命令をデコードする命令デコーダと、与えられ た命令の実行に必要な予め定められた所定の基本演算を 行う演算器からなる基本演算ユニットと、インターフェ 30 イスを介して外部から与えられたデータおよび基本演算 ユニットによる演算で得られたデータを保持するレジス タと、命令デコーダにおけるデコード結果に基づいて、 基本演算ユニットに所定の演算を実行させる制御を行う とともに、プログラムカウンタによるアドレス指定を更 新する制御を行う制御部と、を備える演算処理装置にお いて、インターフェイスを介して外部から与えられた所 定の演算器構成情報を保持する書き換え可能なメモリ と、この書き換え可能なメモリ内の演算器構成情報に応 じて、所定の専用演算を行う演算器を構成することがで きる専用演算ユニットと、を設け、所定の専用演算につ いては、基本演算ユニットに代えて専用演算ユニットを 用いて演算を実行できるように構成したものである。

【0006】(2) 本願第2の発明は、上述の第1の発明に係る演算処理装置において、書き換え可能なメモリとしてRAMを、専用演算ユニットとしてFPGAを、それぞれ用い、RAM内のビットパターンによってFPGAの配線パターンを定義できるように構成したものである。

[0007]

【作 用】通常、外部メモリから演算処理装置に与える

オブジェクトプログラムには、命令とデータとが含まれ ている。本発明に係る演算処理装置に対しては、オブジ ェクトプログラムに、更に、演算器構成情報を含ませて おく。この演算器構成情報を演算処理装置内の書き換え 可能なメモリ内に書き込むと、この情報に基づいて、専 用演算ユニット内に所定の専用演算を行う演算器が構成 される。すなわち、演算処理装置内には、基本演算を行 う演算器からなる基本演算ユニットの他に、個々のオブ ジェクトプログラムにおいて必要な専用演算を行う演算 器からなる専用演算ユニットが構成されることになる。 そして、このオブジェクトプログラム内の特定の専用演 算については、基本演算ユニット内の演算器ではなく、 専用演算ユニット内の演算器によって実行される。この ため、演算に必要なマシンサイクル数を減らすことがで き、演算速度を高速化することができる。また、基本演 算ユニット内には、必要最小限の基本演算を行う演算器 だけを設けておけばよいので、演算器数を減らすことが でき、装置を小型化することができる。

[0008]

【実施例】以下、本発明を図示する実施例に基づいて説明する。はじめに、図1に基づいて、従来の一般的な演算処理装置(CPU)の構成および動作を説明する。図1に示す従来の一般的なCPU100の基本的な構成要素は、バスインターフェイス10、命令デコーダ20、制御部30、レジスタファイル40、基本演算コニット50、プログラムカウンタ60であり、これらの各構成要素が1チップ内に収容されている。このCPU100は、バスを介して外部メモリ200(通常は、RAM)に接続されている。

【0009】パスインターフェイス10は、この外部メ モリ200との間で情報の受け渡しを行う機能を有す る。外部メモリ200内には、このCPU100に実行 させるためのオブジェクトプログラムが格納されてい る。プログラムカウンタ60は、外部メモリ200から オブジェクトプログラムを読み出すために、所定のアド レス指定を行う機能を有する。すなわち、バスインター フェイス10は、プログラムカウンタ60によって指定 された次命令アドレスによって外部メモリ200をアク セスし、次に実行すべき命令およびデータを読み込んで くる。パスインターフェイス10によって読み込まれた 命令は、命令デコーダ20においてデコードされ、デコ ードされた命令に対応した制御指令が制御部30に与え られる。一方、バスインターフェイス10によって読み 込まれたデータは、レジスタファイル40を構成する複 数のレジスタのうちのいずれかによって保持される。

【0010】基本演算ユニット50は、外部から与えられる命令の実行に必要な所定の基本演算を行う複数の演算器によって構成されている。具体的には、加算、減算、論理和演算、論理積演算、シフト演算、などの基本的な演算を行う複数の演算器から構成されている。制御 50 のため、チップ上に無駄な素子を配置する必要が生じ、

部30は、与えられた制御指令に基づいて、基本演算ユニット50に対して制御信号を送り、各演算器に所定の演算を実行させる。基本演算ユニット50内の演算器は、この制御信号に基づいて、レジスタファイル40内の所定のレジスタ内のデータについて所定の演算を行い、その演算結果を再びレジスタファイル40内の所定のレジスタに格納する。こうして、命令デコーダ20によってデコードされた命令に関する演算が完了すると、制御部30からプログラムカウンタ60に完了通知が与えられる。これにより、プログラムカウンタ60の示すアドレス値が更新されることになり、バスインターフェイス10は、更新後のアドレスによって外部メモリ200をアクセスし、次の命令およびデータの読み込みを行う。

【0011】以上、従来のCPU100の基本構成およ び基本動作を説明したが、このような構成および動作を もった装置では、複雑な演算を実行させようとすると、 時間がかかるという問題がある。これを図2に示す簡単 なモデルで説明しよう。いま、説明の便宜上、レジスタ ファイル40が7つのレジスタ41~47によって構成 されており、基本演算ユニット50が基本演算器51 (加算器) と基本演算器52 (乗算器) とによって構成 されている単純な例を考える。そして、このような構成 において、A=(B+C)*Dなる演算を行う命令およ びデータ (B, C, D) が与えられた場合を考えてみ る。この場合、次のようなステップで演算を行う必要が ある。まず、図3(a) に示すように、レジスタ42, 4 3にそれぞれデータB、Cを格納する。そして、基本演 算器51 (加算器) によって (B+C) を演算して求め る。続いて、図3(b) に示すように、この演算結果(B +C) を、レジスタ45に格納するとともに、データD をレジスタ46に格納する。そして、今度は、基本演算 器52 (乗算器) によって (B+C) *Dを演算して求 める。最後に、図3(c) に示すように、この演算結果 (B+C) *Dを、たとえば、レジスタ41に格納す る。かくして、求めるべきデータAは、レジスタ41に 得られることになる。

【0012】このように、基本演算ユニット50内に予め用意されている基本演算器だけを用いて複雑な演算を実行させようとすると、複数のステップに分けた演算処理を行わざるを得ない。これが、従来のCPUの演算速度の向上を阻む原因である。また、実際のCPUでは、上述したように、加算器、減算器、論理和演算器、論理積演算器、シフト演算器、などの基本的な演算を行う種々の演算器を用意しておく必要があり、しかも、効率良い演算を行うためには、それぞれ複数組ずつ用意しておく必要がある。別言すれば、特定のオブジェクトプログラムを実行する場合には不必要であるような演算器も、汎用のCPUとしては、用意しておかざるを得ない。このため、チップ上に無駄な素子を配置する必要が生じ、

10

小型化を阻む原因となる。

【0013】図4に示す本発明に係る演算処理装置で は、このような問題が解決できる。図4に示すCPU3 00は、図1に示す従来のCPU100に、更に、専用 演算ユニット70と書き換え可能なメモリ80とを付加 したものである。ここで、専用演算ユニット70は、書 き換え可能なメモリ80内に書き込まれた演算器構成情 報に応じて、所定の専用演算を行う演算器を構成する機 能を有する。この演算器構成情報は、バスインターフェ イス10を介して外部メモリ200から与えられ、書き 換え可能なメモリ80内に書き込まれることになる。い わば、専用演算ユニット70は、任意の演算器を構成す るための部品の集合体であり、書き換え可能なメモリ8 0内に書き込まれた演算器構成情報に基づいて有機的に 結合し、専用演算器を構成する機能をもっている。たと えば、外部メモリ200から、演算器構成情報として、 「(x+y)*2なる演算を行うための専用演算器を構 成する」ことを示す情報を与えれば、このような情報が 書き換え可能なメモリ80内に書き込まれ、専用演算ユ ニット70内には、「(x+y)*zなる演算を行うた めの専用演算器」が構成されることになる。

1とレジスタファイル40との関係を示す図である。い ま、このような専用演算器71を用いて、A=(B+ C) *Dなる演算を行ってみる。この場合、まず、図6 (a) に示すように、レジスタ43, 44, 45にそれぞ れデータB、C、D格納する。そして、専用演算器71 によって(x+y)*zなる演算を行い、その結果とし て得られる(B+C)*Dなる値を、たとえば、図6 (b) に示すように、レジスタ41に格納する。かくし て、求めるべきデータAは、レジスタ41に得られるこ とになる。このように、専用演算器71を用いれば、A = (B+C) *Dなる演算を高速に行うことができる。 【0015】上述の例では、A=(B+C)*Dなる専 用演算を行う場合を例にとって説明したが、専用演算ユ ニット70内には、任意の専用演算器を構成することが 可能である。たとえば、A=(B-C-D)/Eなる専 用演算を行う場合には、このような専用演算器を構成す ることを示す演算器構成情報を書き換え可能なメモリ8 0内に書き込むようにすればよい。 もちろん、専用演算 ユニット70内には、複数の専用演算器を構成すること も可能である。

【0014】図5は、こうして構成された専用演算器7

【0016】本発明の利点は、外部メモリ200内に用 意されたオブジェクトプログラムの実行に必要な特定の 演算のために、専用演算ユニット70内に予め専用演算 器を構成しておくことができる点にある。たとえば、オ ブジェクトプログラム甲の中に、A=(B+C)*Dな る演算が頻繁に使用されているのであれば、このオブジ ェクトプログラム甲内に、所定の命令、所定のデータと

を構成する旨の演算器構成情報を用意しておけばよい。 オブジェクトプログラムのフォーマットとして、命令、 データ、演算器構成情報、の3つの属性を識別しうるフ ォーマットを用いるようにすれば、バスインターフェイ ス10は、外部メモリ200から読み込んだオブジェク トコードを、この3つの属性に分けることができ、命令 であれば命令デコーダ20へ送り、データであればレジ スタファイル40へ送り、演算器構成情報であれば書き 換え可能なメモリ80へ送る処理を実行することができ る。 書き換え可能なメモリ80内に、A=(B+C)* Dなる演算を行う専用演算器を構成する旨の演算器構成 情報が書き込まれた段階で、専用演算ユニット70内に は、A=(B+C)*Dなる演算を行う専用演算器が構 成される。したがって、以後、A=(B+C)*Dなる 演算を行う命令が与えられたときには、制御部30が、 基本演算ユニット50に代わって専用演算ユニット70 に対して演算実行の制御信号を与えるようにすれば、基 本演算ユニット50内の演算器の代わりに、専用演算ユ ニット70内に用意された専用演算器を用いて高速演算 を行うことが可能になる。

6

【0017】書き換え可能なメモリ80は、文字どおり 書き換えが可能であるから、別なオブジェクトプログラ ムを実行する場合には、この内容を書き換えることによ り、専用演算ユニット70内に別な専用演算器を構成す ることができる。たとえば、別なオブジェクトプログラ ム乙の中には、A=(B-C-D)/Eなる演算が頻繁 に使用されているのであれば、このオブジェクトプログ ラム乙内に、A=(B-C-D)/Eなる演算を行う専 用演算器を構成する旨の演算器構成情報を用意しておけ 30 ばよい。オブジェクトプログラム甲に代わって、オブジ ェクトプログラム乙を実行すれば、書き換え可能なメモ リ80内の演算器構成情報が書き換えられ、専用演算ユ ニット70内には、A=(B-C-D)/Eなる演算を 行う専用演算器が構成されることになる。

【0018】要するに、本発明に係る演算処理装置で は、実行するオブジェクトプログラムに応じて、専用演 算ユニット70内に用意される専用演算器が適宜変化す ることになり、常に実行中のオブジェクトプログラムに 必要な専用演算器が用意された状態になる。したがっ て、そのプログラム実行に適した演算器構成情報を含ん だオブジェクトプログラムさえ供給してやれば、本発明 に係る演算処理装置によってプログラムの効率的な実行 が可能になる。

【0019】本発明は、専用演算器によって演算速度を 向上させることができるだけでなく、装置自身の小型化 にも寄与できる。すなわち、専用演算ユニット70を用 いて専用演算器を構成できる分だけ、基本演算ユニット 50の負担が減ることになるので、基本演算ユニット5 0内に用意すべき基本演算器の数を減らすことができる ともに、A= (B+C) *Dなる演算を行う専用演算器 50 のである。これにより、無駄な演算器を極力減らすこと

7

ができ、装置全体の小型化が図れるようになる。

【0020】最後に、専用演算ユニット70および書き換え可能なメモリ80の好ましい構成例を示す。専用演算ユニット70としては、FPGA(Field Programmable Gate Array)を用い、書き換え可能なメモリ80としてはRAMを用いるのが好ましい。FPGAは、図7に示すように、複数の基本素子(AND素子、OR素子、フリップフロップ素子などの基本的な論理デバイス)を平面上に配列し、これらを互いに格子状の配線で繋ぎ合わせたものである。ここで、図7において黒丸で繋ぎ合わせたものである。ここで、図7において黒丸でり、デンジスタTによって接続/非接続を制御できるようになっている。たとえば、トランジスタTのゲートに論理"1"が与えられたら接続点は接続状態(導通状態)となり、論理"0"が与えられたら接続点は非接続状態

(非導通状態) となるように制御される。ここで、各接 続点に設けられたトランジスタTのゲートを、書き換え 可能なメモリ80として用意したRAM内のデータの1 ビットの論理値で制御するようにすれば、RAM内のビ ットパターンによって、FPGAの配線パターンを定義 20 することができる。したがって、演算器構成情報も、所 定のビットパターンとして用意することが可能になる。 たとえば、RAM内に「111010101…」といっ た所定のビットパターンを書き込めば、図7に示すよう なFPGAの格子状の配線における所定の接続点だけが 接続状態となり、各基本素子が特定の態様で結合され、 特定の演算機能をもった専用演算器が構成されることに なる。このように、FPGAとRAMとによって専用演 算ユニット70および書き換え可能なメモリ80を構成 しておけば、演算器構成情報をビットパターンとして用 30 意することができ便利である。

【0021】以上、本発明を図示する実施例に基づいて 説明したが、本発明はこの実施例に限定されるものでは なく、この他にも種々の態様で実施可能である。

[0022]

【発明の効果】以上のとおり、本発明に係る演算処理装置によれば、演算器構成情報を格納するための書き換え

可能なメモリと、この演算器構成情報に基づいて所定の 専用演算器を構成することができる専用演算ユニット と、を設けるようにしたため、更なる高速化、および更 なる小型化を図ることができるようになる。

【図面の簡単な説明】

【図1】従来の一般的なCPUの基本構成を示すブロック図である。

【図2】図1に示すCPUにおける基本演算ユニット50の一例を示すブロック図である。

【図3】図2に示す基本演算ユニット50による簡単な 演算例を示す図である。

【図4】本発明に係るCPUの基本構成を示すブロック 図である。

【図5】図4に示すCPUにおける専用演算ユニット7 0の一例を示すブロック図である。

【図6】図5に示す専用演算ユニット70による簡単な演算例を示す図である。

【図7】図4に示すCPUの専用演算ユニット70を構成するFPGAの一例を示す回路図である。

20 【図8】図7に示すFPGAの接続点の拡大図である。 【符号の説明】

10…パスインターフェイス

20…命令デコーダ

30…制御部

40…レジスタファイル

41~47…レジスタ

50…基本演算ユニット

51…基本演算器(加算器)

52…基本演算器 (乗算器)

) 60…プログラムカウンタ

70…専用演算ユニット

7 1…専用演算器

80…書き換え可能なメモリ


100…従来のCPU

200…外部メモリ

300…本発明に係るCPU

T…トランジスタ

[図6]



【図8】

